

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001243798 A

(43) Date of publication of application: 07.09.01

(51) Int. Cl

G11C 29/00 G06F 12/16 G11C 11/413 G11C 11/401

(21) Application number: 2000047804

(22) Date of filing: 24.02.00

(71) Applicant:

FUJITSU LTD

(72) Inventor:

TAKAHASHI KATSUNORI

IKEDA HITOSHI FUJIOKA SHINYA

(54) SEMICONDUCTOR MEMORY


(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor memory in which a defective cell can be efficiently tested during test operation.

SOLUTION: A semiconductor memory performing late-write operation comprises a memory core circuit for storing data, a data latch circuit for storing data of write operation of the previous time, an address comparing circuit comparing an address of write operation of the previous time with an address of the present read operation and matching/nonmatching of addresses, and a control circuit controlling operation so that data is read out from the memory core circuit when addresses are not matching at the time of normal read operation, data is read out from the data latch circuit when addresses are matching, and data is read out from the memory core circuit regardless of matching/nonmatching of addresses in the read operation during test operation.

COPYRIGHT: (C)2001, JPO

木売明による半導体配像装置の実施例の様成を示す図





(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

(P2001-243798A)

(43)公開日 平成13年9月7日(2001.9.7)

(21)出願番号		(71)出願人 000005223					
		審査請求未請求	就 請求項の	0数7	OL	(全	9頁)
11/401	•	_	371	A	5L106	•	-
G11C 11/413		G11C 11/34	341	D	5B024		
G06F 12/16	330	G06F 12/16	330	A	5B018		
G11C 29/00	671	G11C 29/00	671	Z	5B015		
(51)Int.C1.	識別記号	ΓI			テージ	77-1	(参考)

平成12年2月24日(2000.2.24) (22)出願日

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 ▲高▼橋 克学

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 池田 仁史

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100070150

弁理士 伊東 忠彦

最終頁に続く


(54) 【発明の名称】半導体記憶装置

(57)【要約】

【課題】 本発明は、テスト動作中に効率的に不良セル を検査可能な半導体記憶装置を提供することを目的とす

【解決手段】 レイトライト動作を実行する半導体記憶 装置は、データを記憶するメモリコア回路と、前回の書 き込み動作のデータを格納するデータラッチ回路と、前 回の書き込み動作のアドレスと現在の読み出し動作のア ドレスとを比較してアドレスの一致・不一致を決定する アドレス比較回路と、通常の読み出し動作の際にはアド レスが不一致の場合に該メモリコア回路よりデータを読 み出しアドレスが一致する場合に該データラッチ回路よ りデータを読み出し、テスト動作中の読み出し動作の際 にはアドレスの一致・不一致に関わらず該メモリコア回 路よりデータを読み出すように動作を制御する制御回路 を含む。

本発明による半導体配置装置の実施例の構成を示す図



【特許請求の範囲】

【請求項1】レイトライト動作を実行する半導体記憶装置であって、

* データを記憶するメモリコア回路と、

前回の書き込み動作のデータを格納するデータラッチ回路と、

前回の書き込み動作のアドレスと現在の読み出し動作の アドレスとを比較してアドレスの一致・不一致を決定す るアドレス比較回路と、

通常の読み出し動作の際にはアドレスが不一致の場合に 10 該メモリコア回路よりデータを読み出しアドレスが一致 する場合に該データラッチ回路よりデータを読み出し、テスト動作中の読み出し動作の際にはアドレスの一致・不一致に関わらず該メモリコア回路よりデータを読み出すように動作を制御する制御回路を含むことを特徴とする半導体記憶装置。

【請求項2】前記メモリコア回路から読み出されたデータを増幅する読み出しアンプ回路と、

該読み出しアンプ回路で増幅されたデータを該半導体記憶装置の外部に出力するデータ入出力バッファを更に含20 み、前記制御回路は通常の読み出し動作の際にはアドレスが一致する場合に該読み出しアンプ回路を不活性にし、テスト動作中の読み出し動作の際にはアドレスの一致・不一致に関わらず該読み出しアンプ回路を活性状態に保つことを特徴とする請求項1記載の半導体記憶装置。

【請求項3】前記制御回路は通常の読み出し動作の際にはアドレスが一致する場合に前記データラッチ回路に前記前回の書き込み動作のデータを出力させ、テスト動作中の読み出し動作の際にはアドレスの一致・不一致に関30わらず該データラッチ回路に該前回の書き込み動作のデータを出力させないことを特徴とする請求項1又は2記載の半導体記憶装置。

【請求項4】前回の書き込み動作のアドレスと現在の読み出し動作のアドレスとを比較してアドレスの一致・不一致を決定するアドレス比較回路と、

通常の読み出し動作の際にはアドレスが不一致の場合に メモリコア回路よりデータを読み出しアドレスが一致する場合にメモリコア回路でないデータラッチ回路よりデータを読み出し、テスト動作中の読み出し動作の際には 40 常にメモリコア回路よりデータを読み出すように動作を制御する制御回路を含むことを特徴とするレイトライト動作を実行する半導体記憶装置。

【請求項5】書き込みデータの全ピットのうち上位ピット或いは下位ピットのいずれかを通常動作時にマスク可能な機能を有する半導体記憶装置であって、テスト動作中は書き込みデータの全ピットをマスク可能にするマスク制御回路を含むことを特徴とする半導体記憶装置。

【請求項6】前記半導体記憶装置はレイトライト動作を 行う構成であって、 前回の書き込み動作のデータを格納するデータラッチ回路と、

該データラッチ回路に格納される該前回の書き込みデータを次の書き込み動作において増幅するライトアンプ回路と、

該ライトアンプで増幅されたデータを記憶するメモリコ ア回路を含み、前記マスク制御回路は該メモリコア回路 へのデータ書き込みの全ピットをマスクすることを特徴 とする請求項5記載の半導体記憶装置。

【請求項7】前記マスク制御回路は、

上位ビットに対するマスク制御信号及び下位ビットに対 するマスク制御信号を短絡させて全ビットマスク制御信 号を生成するスイッチ回路と、

該全ビットマスク制御信号を第1回目のデータ書き込み 動作で記憶し第2回目のデータ書き込み動作で出力する マスクラッチ回路と、

該マスクラッチ回路の出力に応じて前記ライトアンプ回路の活性・不活性を制御するライトアンプ活性化回路を含むことを特徴とする請求項6記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般に半導体記憶 装置に関し、詳しくはレイトライト動作を行う半導体記 憶装置に関する。

[0002]

【従来の技術】半導体記憶装置には、ライト動作のタイ ミングのマージンを確保するために、レイトライト動作 を実行するものがある。レイトライ上動作とは、あるデ -タに<u>対する書き込</u>み命令が入力されたときに、そのデ -タをコア<u>回路のメモリセルに</u>書き込むことなく、内部 バッファに一旦保持する。その後、次のデータに対する 書き込み命令が入力されたときに初めて、最初のデータ をコア回路のメモリセルに書き込む。後の書き込み命令 に対応するデータは、データバッファに格納され、次の 書き込み命令が入力されるまでデータバッファに残る。 【0003】データ入力からコア回路へのデータ書き込 みまでは多くの動作ステップが存在するために、一度に 入力データをコア回路に書き込もうとする場合、書き込 み動作が終了するまでには時間がかかる。レイトライト 動作を実行する半導体記憶装置では、一回のデータ書き 込みでは内部バッファへのデータ書き込みまでしか実行 しない。従って、書き込み動作にかかる時間が短くてす み、十分なタイミングマージンを提供することが出来

【0004】このレイトライト動作を行う半導体記憶装置においては、最後に書き込んだデータを読み出す場合に工夫が必要になる。即ち、最後に書き込んだデータはデータバッファに格納されているために、コア回路のこのデータに対応するアドレスのデータを読み出すのではなく、データバッファに格納されているデータを読み出

從来抵衛に引用できる

3

す必要がある。

【0005】これを実現するために、レイトライト動作 を行う半導体記憶装置においては、入力された読み出し "アドレスを、最後に入力された書き込みアドレスと比較 する動作が行われる。両方のアドレスが一致する場合に は、コア回路の対応するアドレスからではなく、データ バッファからデータを読み出す。これによって、前回の 書き込み動作に対応するデータを読み出すことが出来 る。

[0006]

【発明が解決しようとする課題】しかしこのような構成 の半導体記憶装置では、テスト動作モード時に、本来な らテストしたいアドレスのセルに対してデータ書き込み ・読み出しを実行する代わりに、データバッファに対し てデータ書き込み・読み出しを実行する結果となる場合 がある。このような場合、メモリセルの動作の確認が出 来ずに、不良セルをリジェクト出来ないことになる。

【0007】また更に、レイトライト動作を行う半導体 記憶装置においては、テスト動作中に確実に入力データ をコア回路に書き込むためには、同一の書き込み命令を 20 2度与える必要がある。2度目の書き込み命令によっ て、最初の書き込み命令に対応するデータを、確実にコ ア回路に書き込むことが出来る。この時、2度目の書き 込み命令に対応するデータは、データバッファに格納さ れることになるが、次に何らかの書き込み命令が入力さ れた時点で、このデータはコア回路に書き込まれる。結 果として、同一のメモリセルに同一のデータが2度書き 込まれることになる。

【0008】テスト動作中に同一のメモリセルに同一の データが2度書き込まれてしまうと、本来ならリストア 30 不足としてリジェクトされるべき不良セルに、必要以上 に電荷がチャージされる結果となり、リストア不足のセ ルとしては検出されなくなってしまう。従って、効率よ く不良セルをリジェクトすることが難しくなってしま

【0009】従って、本発明は、テスト動作中に効率的 に不良セルを検査可能な半導体記憶装置を提供すること を目的とする。

[0010]

【課題を解決するための手段】請求項1の発明では、レ 40 イトライト動作を実行する半導体記憶装置は、データを 記憶するメモリコア回路と、前回の書き込み動作のデー タを格納するデータラッチ回路と、前回の書き込み動作 のアドレスと現在の読み出し動作のアドレスとを比較し てアドレスの一致・不一致を決定するアドレス比較回路 と、通常の読み出し動作の際にはアドレスが不一致の場 合に該メモリコア回路よりデータを読み出しアドレスが 一致する場合に該データラッチ回路よりデータを読み出 し、テスト動作中の読み出し動作の際にはアドレスの一 致・不一致に関わらず該メモリコア回路よりデータを読 50 は、テスト動作中は書き込みデータの全ピットをマスク

み出すように動作を制御する制御回路を含むことを特徴 とする。

【0011】請求項2の発明では、請求項1記載の半導 体記憶装置は、前記メモリコア回路から読み出されたデ ータを増幅する読み出しアンプ回路と、該読み出しアン プ回路で増幅されたデータを該半導体記憶装置の外部に 出力するデータ入出力バッファを更に含み、前記制御回 路は通常の読み出し動作の際にはアドレスが一致する場 合に該読み出しアンプ回路を不活性にし、テスト動作中 10 の読み出し動作の際にはアドレスの一致・不一致に関わ らず該読み出しアンプ回路を活性状態に保つことを特徴

【0012】請求項3の発明では、請求項1又は2記載 の半導体記憶装置において、前記制御回路は通常の読み 出し動作の際にはアドレスが一致する場合に前記データ ラッチ回路に前記前回の書き込み動作のデータを出力さ せ、テスト動作中の読み出し動作の際にはアドレスの一 致・不一致に関わらず該データラッチ回路に該前回の書 き込み動作のデータを出力させないことを特徴とする。 【0013】請求項4の発明では、レイトライト動作を 実行する半導体記憶装置は、前回の書き込み動作のアド レスと現在の読み出し動作のアドレスとを比較してアド レスの一致・不一致を決定するアドレス比較回路と、通 常の読み出し動作の際にはアドレスが不一致の場合にメ モリコア回路よりデータを読み出しアドレスが一致する 場合にメモリコア回路でないデータラッチ回路よりデー 夕を読み出し、テスト動作中の読み出し動作の際には常 にメモリコア回路よりデータを読み出すように動作を制 御する制御回路を含むことを特徴とする。

【0014】上記の半導体記憶装置においては、最初の データ書き込み動作でデータをデータラッチ回路に格納 し次のデータ書き込み動作でデータラッチ回路のデータ をメモリコア回路に記憶するレイトライト動作を行う構 成において、通常の読み出し動作の際には前回の書き込 みアドレスと現在の読み出しアドレスとが不一致の場合 にメモリコア回路よりデータを読み出しアドレスが一致 する場合にデータラッチ回路よりデータを読み出し、テ スト動作中の読み出し動作の際にはアドレスの一致・不 一致に関わらず該メモリコア回路よりデータを読み出す よう制御回路が動作を制御する。

【0015】従ってテスト動作モード時に、データバッ ファに対してではなく、本来テストしたいアドレスのセ ルに対してデータ書き込み・読み出しを実行することが 可能になる。これによって、メモリセルの動作の確認を 効率的に行い、不良セルをリジェクトすることが可能に

【0016】請求項5の発明では、書き込みデータの全 ビットのうち上位ビット或いは下位ビットのいずれかを 通常動作時にマスク可能な機能を有する半導体記憶装置 可能にするマスク制御回路を含むことを特徴とする。

【0017】請求項6の発明では、請求項5記載の半導体記憶装置はレイトライト動作を行う構成であって、前回の書き込み動作のデータを格納するデータラッチ回路と、該データラッチ回路に格納される該前回の書き込みデータを次の書き込み動作において増幅するライトアンプ回路と、該ライトアンプで増幅されたデータを記憶するメモリコア回路を含み、前記マスク制御回路は該メモリコア回路へのデータ書き込みの全ピットをマスクすることを特徴とする。

【0018】請求項7の発明では、請求項6記載の半導体記憶装置において、前記マスク制御回路は、上位ピットに対するマスク制御信号及び下位ピットに対するマスク制御信号を短絡させて全ピットマスク制御信号を生成するスイッチ回路と、該全ピットマスク制御信号を第1回目のデータ書き込み動作で記憶し第2回目のデータ書き込み動作で出力するマスクラッチ回路と、該マスクラッチ回路の出力に応じて前記ライトアンプ回路の活性・不活性を制御するライトアンプ活性化回路を含むことを特徴とする。

【0019】上記の半導体記憶装置は、書き込みデータの全ピットのうち上位ピット或いは下位ピットのいずれかを通常動作時にマスク可能な機能を有する構成であって、テスト動作中は書き込みデータの全ピットをマスク可能にするマスク制御回路を含むので、2度目の書き込み動作におけるメモリコア回路に対するデータ書き込みの全てのピットをマスクして、同一のメモリセルに同一のデータが2度書き込まれるのを防ぐことが出来る。

[0020]

【発明の実施の形態】以下に、添付の図面を用いて本発 30 明の実施例を説明する。

【0021】図1は、本発明による半導体記憶装置の実施例の構成を示す。

【0022】図1の半導体記憶装置10は、アドレスバッファ回路11、コントロールバッファ回路12、コントロールバッファ回路12、コントロールバッファ回路13、データ入出力バッファ14、アドレスラッチ回路15、ローデコーダ回路16、コラムデコーダ回路17、センスアンプ回路18、メモリコア回路19、コマンドデコーダ回路20、タイミングコントローラ回路21、アドレス比較制御回路22、ライトアンプ回路23、バスアンプ活性化回路24、グローバルデータバスアンプ25、入力データ制御&ラッチ回路26、出力データ制御回路27、マスクスイッチ回路28、マスクラッチ回路29、及びライトアンプ活性化回路30を含む。

【0023】コントロールバッファ回路12には、制御信号/CE、/WE、及び/08が入力される。入力された制御信号は、コントロールバッファ回路12からコマンドデコーダ20に供給される。コマンドデコーダ20は、これらの制御信号をデコードし、デコード結果を夕

イミングコントローラ回路21に供給する。タイミング コントローラ回路21は、デコード結果に基づいて、半 導体記憶装置10の各部の動作を制御する(図1には主 要な制御経路のみが示される)。

【0024】アドレスバッファ回路11には、アドレス信号が入力される。入力されたアドレス信号は、アドレスバッファ回路11からアドレスラッチ回路15に供給される。アドレスラッチ回路15は、供給されたアドレスのうち、ローアドレスをローデコーダ回路16に供給し、コラムアドレスをコラムデコーダ回路17に供給する。

【0025】ローデコーダ回路16は、供給されたローアドレスをデコードし、ローアドレスに対応するワード線を活性化する。例えば読み出し動作の場合、メモリコア回路19において、ローアドレスに対応するワード線が活性化されると、対応するメモリセルのデータがセンスアンプ回路18に読み出される。コラムデコーダ回路17は、アドレスラッチ回路15から供給されたコラムアドレスをラッチして、コラムアドレスに対応するコラム線を活性化する。コラム線が活性化されると、対応するセンスアンプ回路18のデータが、グローバルデータバスを介してグローバルデータバスアンプ25に供給される。

【0026】グローバルデータバスアンプ25でデータは増幅され、チップデータバスCDBを介して、出力データ制御回路27に供給される。出力データ制御回路27に供給されたデータは、データ入出力バッファ14を介して半導体記憶装置外部に読み出される。

【0027】書き込み動作の場合、半導体記憶装置10 はレイトライド動作を行うものであり、書き込みデータ 入力からメモリコア回路19のメモリセルへのデータ書 き込みまでが、一度の書き込み動作で実行されるのでは なく、2段階に分けて実行される。まず最初の書き込み 命令に対応して、データ入出力バッファ14に入力され た書き込みデータは、データバッファとして機能する入 カデータ制御&ラッチ回路26に格納される。次の書き 込み命令が入力されると、入力データ制御&ラッチ回路 26に格納されるデータは、チップデータバスCDBを介 してライトアンプ回路23に供給され増幅され、選択さ れたコラムアドレスに対応するセンスアンプ回路18を 介して、選択されたローアドレスのメモリセルに格納さ れる。

【0028】アドレスラッチ回路15は、前回の書き込みアドレスを保持している。データ読み出し時には、アドレスラッチ回路15に格納されている前回の書き込みアドレスと現在の読み出しアドレスとが比較され、比較結果がアドレスコンペア情報として、アドレス比較制御回路22に供給される。

【0029】通常動作時には、アドレス比較制御回路2502は、読み出しアドレスが前回の書き込みアドレスと一

40

致すると、一致信号 baczをHIGHにする。一致信号 baczがHIGHになると、バスアンプ活性化回路 2 4 がグローバルデータバスアンプ 2 5 を不活性にする。従って、センスアンプ回路 1 8 から読み出されたデータは、チップデータバス CDBには供給されない。同時に、HIGHの一致信号 baczによって、入力データ制御&ラッチ回路 2 6 がラッチしている前回の書き込みデータが、チップデータバス CDBを介して出力データ制御回路 2 7 に供給される。これによって、読み出しアドレスが前回の書き込みアドレスと一致する場合には、入力データ制御&ラッチ回路 2 6 の格納する前回の書き込みデータが、データ入出力バッファ 1 4 から半導体記憶装置 1 0 外部に読み出される。

【0030】読み出しアドレスが前回の書き込みアドレスと一致しない場合には、一致信号baczはLOWであり、グローバルデータバスアンプ25は適切なタイミングで活性化され、また入力データ制御&ラッチ回路26は格納するデータを出力しない。従って前述したように、メモリコア回路19からのデータが、グローバルデータバスアンプ25を介して、半導体記憶装置10外部20に読み出される。

【0031】本発明においては、テスト動作が指定された場合には、アドレス比較制御回路22に入力されるテスト信号TEST1がLOWになる。これによってテスト動作中であることをアドレス比較制御回路22に指示すると、アドレス比較制御回路22は、常に一致信号baczをLOWにするよう構成されている。

【0032】従ってテスト動作中には、前回の書き込み アドレスが今回の読み出しアドレスと一致するか否かに 関わらず、グローバルデータバスアンプ25は適切なタ 30 イミングで活性化され、また入力データ制御&ラッチ回 路26は格納するデータを出力しない。従って、メモリ コア回路19からのデータが、グローバルデータバスア ンプ25を介して読み出される。

【0033】以下に、アドレスラッチ回路15及びアドレス比較制御回路22の動作について説明する。

【0034】図2は、アドレスラッチ回路15及びアドレス比較制御回路22の回路構成を示す図である。図2において、アドレスラッチ回路15は、アドレス信号の一つのピットに対する構成が示される。

【0035】図2のアドレスラッチ回路15は、PMOSトランジスタ及びNMOSトランジスタよりなるゲート41乃至43、インバータ44乃至54、NAND回路55、及びNOR回路56及び57を含む。インバータ48と49はラッチ回路を構成し、インバータ50と51は別のラッチ回路を構成する。またインバータ52乃至54、NAND回路55、及びNOR回路56及び57は、アドレスを比較するアドレスコンペア回路を構成する。

【0036】読み出し開始パルス信号rdpxはゲート 50 し動作時のデータ読み出し元が選択される。

41に入力され、書き込みアドレスラッチ信号walzはゲート42に入力される。更に、書き込み開始パルス信号wrpxがゲート43に入力される。これらの動作タイミングに関する信号は、主にタイミングコントローラ回路21から供給される。また各信号のうちで、

"z"で終わるものは正論理の信号を示し、"x"が最後についているものは負論理の信号を示す。

【0037】アドレス書き込み時には、書き込みアドレ スラッチ信号wa1zがHIGHになりゲート42が開 10 く。これによって、第1の書き込み命令に対するアドレ スがアドレスバッファ回路11から供給されると、イン バータ48及び49よりなるラッチに格納される。第2 のアドレス書き込み命令が供給されると、まず最初に書 き込み開始バルス信号Wrpx (負論理信号) がLOW になる。これによりインバータ48及び49よりなるラ ッチに格納されていたデータが、ゲート43を介して、 インバータ50及び51よりなるラッチに格納される。 このデータは、アドレスラッチ回路15から出力され、 ローデコーダ回路16或いはコラムデコーダ回路17に 供給される。また2番目の書き込みアドレスは、書き込 みアドレスラッチ信号walzがHIGHになった時点 で、インバータ48及び49よりなるラッチに格納され る。

【0038】このように、前回の書き込みアドレス (上記例では2番目の書き込みアドレス) は、常にインバータ48及び49よりなるラッチに格納されている。

【0039】読み出し動作時には、読み出し開始バルス信号rdpx(負論理信号)がLOWになると、アドレスバッファ回路11から供給されるアドレスは、ゲート41を通過して、インバータ50及び51よりなるラッチに格納される。このデータは、アドレスラッチ回路15から出力され、ローデコーダ回路16或いはコラムデコーダ回路17に供給される。

【0040】また読み出し動作時には、読み出し状態信号readzがHIGHになり、アドレスコンペア部を活性化させる。アドレスコンペア部は、活性化されると、ゲート41を介して供給される現在の読み出しアドレス信号と、インバータ48及び49よりなるラッチから供給される前回の書き込みアドレス信号とを比較する。両方のアドレス信号が一致する場合、即ち両方のビットが1であるか両方のビットが0である場合に、アドレスコンペア部はHIGHの信号を出力する。この信号は、アドレス比較制御回路22に供給される。

【0041】アドレス比較制御回路22は、NAND回路60及びインパータ61を含む。アドレス比較制御回路22は、アドレスラッチ回路15から受け取る信号が全てHIGHのとき、即ち全てのアドレスピットが一致したときに、その出力信号である一致信号baczをHIGHにする。この一致信号baczによって、読み出した時のデータ語を出してが選択される

【0042】図3は、読み出し動作時のデータ読み出し動作を説明するための図である。図3において、入力データ制御&ラッチ回路26は、データの一つのピットに対する構成のみを示す。

【0043】図3の入力データ制御&ラッチ回路26は、PMOSトランジスタ及びNMOSトランジスタよりなるゲート71、2つのインパータよりなるラッチ回路72、インパータ74、75、乃至78、NAND回路79、NOR回路73と80、PMOSトランジスタ81、及びNMOSトランジスタ82を含む。またパス10アンプ活性化回路24は、NAND回路91及びインパータ92及び93を含む。

【0044】書き込み動作の場合、タイミングコントローラ回路21からの書き込みデータラッチバルス信号wdlpzがHIGHになると、ゲート71が開き、データ入出力バッファ14から供給される書き込みデータがラッチ72に格納される。ラッチ72に格納されたデータは、次の書き込み命令で書き込み開始バルス信号wrpzがHIGHになると、PMOSトランジスタ81及びNMOSトランジスタ82よりなる回路の出力として20現れ、インバータ77及び78よりなるラッチ回路に格納されると共に、入力データ制御&ラッチ回路26外部に出力される。このとき書き込み動作中であるから一致信号baczはLOWである。

【0045】読み出し動作の場合、今回の読み出しアド レスと前回の書き込みアドレスが不一致の場合、一致信 号baczはLOWである。従って、PMOSトランジ スタ81及びNMOSトランジスタ82は共にオフとな り、出力はHIGHでもLOWでもない浮遊状態とな る。このときバスアンプ活性化回路24において、一致 30 信号baczはLOWであるから、バスアンプ活性化信 号shezがグローバルデータバスアンプ25に供給さ れ、グローバルデータバスアンプ25を活性化する。こ のようにして、今回の読み出しアドレスと前回の書き込 みアドレスが不一致の場合、メモリコア回路19から読 み出されたデータが、センスアンプ回路18及びグロー バルデータバスアンプ25を介してチップデータバスC DBに供給され、更にデータ入出力バッファ14の出力 用バッファ14Aを介して半導体記憶装置10外部に読 み出される。

【0046】今回の読み出しアドレスと前回の書き込みアドレスが一致する場合、一致信号baczはHIGHである。従って、入力データ制御&ラッチ回路26において、PMOSトランジスタ81及びNMOSトランジスタ82からなる回路の出力は、前回の書き込みデータとなる。このときバスアンプ活性化回路24においては、一致信号baczはHIGHであるから、インバータ93の出力は常にLOWとなる。従って、グローバルデータバスアンプ25は不活性となる。このようにして一个回の読み出しアドレスと前回の書き込みアドレス

が一致する場合には、グローバルデータバスアンプ25 が不活性となり、入力データ制御&ラッチ回路26が前 回の書き込みデータをチップデータバスCDBに出力す ることで、前回の書き込みデータが出力用バッファ14 Aを介して半導体記憶装置10外部に読み出される。

【0047】テスト動作の場合には、前述のように、常に一致信号baczがLOWになる。従って今回の読み出しアドレスと前回の書き込みアドレスが一致するか否かに関わらず、入力データ制御&ラッチ回路26において、PMOSトランジスタ81及びNMOSトランジスタ82は共にオフとなり、出力はHIGHでもLOWでもない状態となる。更に、パスアンプ活性化回路24によって、グローバルデータバスアンプ25は活性化される。このようにして、テスト動作の場合には、メモリコア回路19から読み出されたデータが、センスアンプ回路18及びグローバルデータパスアンプ25を介してチップデータバスCDBに供給され、更にデータ入出力バッファ14の出力用バッファ14Aを介して半導体記憶装置10外部に読み出される。

【0048】以上のようにして、テスト動作の場合には、今回の読み出しアドレスと前回の書き込みアドレスが一致するか否かに関わらず、今回指定した読み出しアドレスのメモリセルからデータを読み出すことが可能になる。

【0049】以下においては、テスト動作中にメモリセルにデータを2回書き込む動作を回避する構成について説明する。

【0050】前述のように、レイトライト動作を行う半導体記憶装置においては、テスト動作中に確実に入力データをコア回路に書き込むためには、同一の書き込み命令を2度与える必要がある。しかしながら、テスト動作中に同一のメモリセルに同一のデータが2度書き込まれてしまうと、本来ならリストア不足としてリジェクトされるべき不良セルに、必要以上に電荷がチャージされる結果となり、リストア不足のセルとしては検出されなくなってしまう。

【0051】図1において、本発明による半導体記憶装置10は、従来のSRAMと同様のインターフェースとして、入力データの上位ピットをマスクする機能及び下位ピットをマスクする機能が設けられている。上位ピットをマスクするためには制御信号/UBをコントロールバッファ回路13に入力し、下位ピットをマスクするためには制御信号/LBをコントロールバッファ回路13に入力する。従って、このマスク機能を用いれば、書き込みデータの2度目の書き込みにおいて、書き込みデータをマスクすることで2度目のデータ書き込みを回避することが出来る。

タ93の出力は常にLOWとなる。従って、グローバル 【0052】但し、従来のSRAMと同様のインターフ データバスアンプ25は不活性となる。このようにし ェースでは、下位ピット或いは上位ピットのいずれかし て、今回の読み出しアドレスと前回の書き込みアドレス 50 かマスクできないため、全てのピットをマスク可能な構

12

成を提供する必要がある。

【0053】本発明による半導体記憶装置10においては、テスト動作中にはテスト信号TEST2によって、上位ビット用の制御信号/UB及び下位ビット用の制御信号/LBをマスクスイッチ回路28でショートさせて、全ビットに対するマスク制御信号を生成する。この全ビットに対するマスク制御信号を、マスクラッチ回路29でラッチする。このマスクラッチ回路29から全ビットマスク制御信号をライトアンプ活性化回路30に供給して、ライトアンプ活性化回路30を制御して、ライトアンプ活性化回路30を制御して、ライトアンプ活性化回路30を制御して、ライトアンプ活性化回路30を制御して、カイトアンプ回路23を非活性にする。これによって、本発明による半導体記憶装置10においては、2度の書き込み動作のうちで、2度目の書き込み動作をマスクすることが可能となる。

【0054】図4は、マスクスイッチ回路28、マスクラッチ回路29、及びライトアンプ活性化回路30の回路構成を示す図である。

【0055】マスクスイッチ回路28は、NMOSトランジスタとPMOSトランジスタよりなるゲート101 及びインバータ102を含む。マスクラッチ回路29 は、NMOSトランジスタとPMOSトランジスタよりなるゲート111及び112、2つのインバータよりなるケート111及び112、2つのインバータよりなるラッチ回路115及び116、及びインバータ113及び114を含む。またライトアンプ活性化回路30は、インバータ121、NAND回路122、及びインバータ123を含む。

【0056】マスクスイッチ回路28にTEST2信号が入力されると、ゲート101が開き、上位ピット用の制御信号/UB及び下位ピット用の制御信号/LBがショートされる。第1の書き込み命令に対応して、マスク 30ラッチ回路29に供給される書き込みアドレスラッチ信号walzがHIGHになると、ショートされた全ピット用のマスク制御信号は、ラッチ115に格納される。ラッチ115に格納されたマスク制御信号は、第2の書き込み命令に対応して、マスクラッチ回路29に供給される書き込み開始パルス信号wrpxがLOWになると、ラッチ116に格納される。

【0057】ラッチ116に格納された全ビット用のマスク制御信号は、マスクラッチ回路29からライトアンプ活性化回路30に供給される。このマスク制御信号は40正論理信号であり、マスクする場合にHIGHになる。従って、インパータ121の出力はLOWとなり、ライトアンプ活性化回路30に供給されるライトアンプ活性化信号wepzは、ライトアンプ活性化回路30からライトアンプ回路23に供給されない。従って、ライトアンプ回路23は不活性となり、2度目の書き込み動作時にはメモリコア回路19(図1)にデータが書き込まれない。

【0058】尚、マスクスイッチ回路28にテスト信号 TEST2が供給されない場合には、通常のSRAMの 50

データマスク制御と同様であり、従来技術の範囲内である。これに関する動作説明及び回路構成の説明は省略す

【0059】また上位ビット用の制御信号/UB(負論理信号)及び下位ビット用の制御信号/LB(負論理信号)が共にLOWの場合、テスト動作中であっても、マスクラッチ回路29からライトアンプ活性化回路30に供給されるマスク制御信号(正論理信号)はLOWとなる。従ってこの場合には、ライトアンプ活性化信号wepzがライトアンプ活性化回路30からライトアンプ回路23に供給され、メモリコア回路19に対するデータ書き込みが行われる。

【0060】以上のように、本発明による半導体記憶装置10においては、従来のSRAMと同様のインターフェースとして入力データの上位ピットをマスクする機能及び下位ピットをマスクする機能が設けられおり、テスト動作中には上位ピットをマスクする制御信号と下位ピットをマスクする制御信号とをショートして、全ピットに対するマスク制御信号を生成する。この全ピットマスク制御信号を用いることで、2度目の書き込み動作におけるメモリコア回路19に対するデータ書き込みをマスクして、同一のメモリセルに同一のデータが2度書き込まれるのを防ぐことが出来る。

【0061】以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

[0062]

【発明の効果】本発明による半導体記憶装置においては、最初のデータ書き込み動作でデータをデータラッチ回路に格納し次のデータ書き込み動作でデータラッチ回路のデータをメモリコア回路に記憶するレイトライト動作を行う構成において、通常の読み出し動作の際には前回の書き込みアドレスと現在の読み出しアドレスとが不一致の場合にメモリコア回路よりデータを読み出し、アドレスが一致する場合にデータラッチ回路よりデータを読み出し、テスト動作中の読み出し動作の際にはアドレスの一致・不一致に関わらず該メモリコア回路よりデータを読み出すよう制御回路が動作を制御する。

【0063】従ってテスト動作モード時に、データバッファに対してではなく、本来テストしたいアドレスのセルに対してデータ書き込み・読み出しを実行することが可能になる。これによって、メモリセルの動作の確認を効率的に行い、不良セルをリジェクトすることが可能になる。

【0064】また本発明による半導体記憶装置は、書き込みデータの全ピットのうち上位ピット或いは下位ピットのいずれかを通常動作時にマスク可能な機能を有する構成であって、テスト動作中は書き込みデータの全ピットをマスク可能にするマスク制御回路を含むので、2度

目の書き込み動作におけるメモリコア回路に対するデータ書き込みの全てのビットをマスクして、同一のメモリセルに同一のデータが2度書き込まれるのを防ぐことが出来る。

13

【0065】従って、リストア不足としてリジェクトされるべきセルが確実に不良セルとして検出されることになり、半導体記憶装置の試験において効率よく不良セルをリジェクト可能になる。

【図面の簡単な説明】

【図1】本発明による半導体記憶装置の実施例の構成を 10 示す図である。

【図2】アドレスラッチ回路及びアドレス比較制御回路 の回路構成を示す図である。

【図3】読み出し動作時のデータ読み出し動作を説明するための図である。

【図4】マスクスイッチ回路、マスクラッチ回路、及び ライトアンプ活性化回路の回路構成を示す図である。

【符号の説明】

- 10 半導体記憶装置
- 11 アドレスパッファ回路


12 コントロールバッファ回路

- 13 コントロールバッファ回路
- 14 データ入出力バッファ
- 15 アドレスラッチ回路
- 16 ローデコーダ回路
- 17 コラムデコーダ回路
- 18 センスアンプ回路
- 19 メモリコア回路
- 20 コマンドデコーダ回路
- 21 タイミングコントローラ回路
- 22 アドレス比較制御回路
- 23 ライトアンプ回路
- 24 パスアンプ活性化回路
- 25 グローバルデータバスアンプ
- 26 入力データ制御&ラッチ回路
- 27 出力データ制御回路
- 28 マスクスイッチ回路
- 29 マスクラッチ回路
- 30 ライトアンプ活性化回路

20


【図1】

本発明による半導体記憶装置の実施例の構成を示す図




[図2]

アドレスラッチ回路及びアドレス比較新御回路の回路構成を示す図




【図3】

飲み出し動作時のデータ禁出し動作を説明するための図



【図4】

マスクスイッチ回路、マスクラッチ回路、及びライトアンプ活性化回路の



フロントページの続き

(72)発明者 藤岡 伸也

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

Fターム(参考) 5B015 KB92 MM07 MM10 RR05

5B018 GA03 HA25 NA03 QA13 RA11

5B024 AA15 BA25 BA29 CA07 EA04

5L106 AA01 DD12 EE02 FF01 GG05